|
 |
[ Български ] English |
- ПРЕДГОВОР
- КРАТЪК ИСТОРИЧЕСКИ ПРЕГЛЕД
- Глава 1. ПРЕДСТАВЯНЕ НА ДАННИТЕ
- Глава 2. ПРЕДСТАВЯНЕ НА ЛОГИЧЕСКИТЕ СТРУКТУРИ
- Глава 3. ОПЕРАЦИОННИ СТРУКТУРИ
- Глава 4. ЛОГИЧЕСКА СТРУКТУРА НА ЗАПОМНЯЩИ УСТРОЙСТВА
- Глава 5. ОРГАНИЗАЦИЯ НА ПРОЦЕСОРА
- 5.1. Основни принципи и първична организация за функциониране на цифровия процесор
- 5.1.1. Структура на операционната част на машинната команда
- 5.1.2. Структура на адресната част на машинната команда
- 5.2. Методи за адресиране
- 5.2.1. Методи за адресиране на операндите
- 5.2.2 Методи за адресиране на машинните команди
- 5.3. Етапи при изпълнение на машинната команда
- 5.3.1. Същност на допълнителните организационни принципи. Паралелизъм
- 5.3.2. Конвейерна организация на изпълнението на машинните команди
- 5.3.3. Конвейерна и суперскаларна обработка
- 5.3.4. Апаратно прогнозиране посоката на условните преходите
- 5.3.5. Едновременно зареждане за изпълнение на няколко команди и динамично планиране. Процесори с дълга командна дума - VLIW
- 5.3.6. Откриване и премахване на зависимости между машинните команди при компилиране. Разгъване на цикли
- 5.3.7. Апаратни средства, поддържащи висока степен на разпаралелване
- 5.3.8. Концепция EPIC - явен паралелизъм на ниво машинни команди
- 5.3.9. Многоядренни процесори. Суперскаларни, Суперконвейерни, VLIW, SMP, Hyper-Threading - архитектури
- 5.4. Система за прекъсване. Общи положения и разбирания
- 5.4.1. Видове прекъсвания и условия за обслужване
- 5.4.2. Обозначаване на прекъсванията
- 5.4.3. Проблемът избор на заявка за прекъсване
- 5.4.3.1. Хардуерна реализаци на стратегии за обслужване на опашки
- 5.4.4. Векторна система за прекъсване
- 5.4.5. Проблеми на точното прекъсване
- 5.4.6. Основни функции на операционната система
- 5.5. Организация на входно-изходната система
- 5.5.1. Входно-изходни операции
- 5.5.2. Организация на входно-изходния обмен
- 5.5.2. Канал за пряк достъп до паметта (DMA). Шинно-мостова организация – Продължение 1
- 5.5.2. Метастабилност. Асинхронни арбитри. Арбитриране в условия на суперскаларност – Продължение 2
- 5.5.2. Шини. Синхронен и асинхронен обмен. Арбитриране на шинния обмен – Продължение 3
- 5.5.3. Съвременна архитектура на входно-изходната система
- 5.5.3.1. Шинно-мостова архитектура на входно-изходната система. Архитектура PCI Express. Кодиране 8b/10b
- 5.5.3.2. Хъбов архитектура на входно-изходната система
- 5.5.3.3. Архитектура "Hyper Transport" на входно-изходната система
- Глава 6. ОРГАНИЗАЦИЯ НА ЗАПОМНЯЩАТА СИСТЕМА
- Глава 7. ОРГАНИЗАЦИЯ НА УПРАВЛЕНИЕТО
- ЗАКЛЮЧИТЕЛНИ БЕЛЕЖКИ НА АВТОРА
- ОРГАНИЗАЦИЯ НА КОМПЮТЪРА (Цифрови аритметики - упражнения) - книга [2]
- ОРГАНИЗАЦИЯ НА КОМПЮТЪРА (Проектиране на логически структури) - книга [3]
- МИКРОПРОЦЕСОРНА ТЕХНИКА И ПРОГРАМИРАНЕ НА АСЕМБЛЕР - книга [4]
- АСИНХРОННИ КОНВЕЙЕРНИ СИСТЕМИ С ОБЩА СТРУКТУРА (Методология за синтез) - книга [5]
| On-line книги |