Последната актуализация на този раздел е от 2019 година.

4. Продължение 2

Е) Синтез на логическата схема на управляващия автомат

Преди да пристъпим към синтеза на управляващия автомат, следва да поясним специално някои особености на процеса, който той трябва да управлява. Тъй като автоматът е синхронен, първо ще припомним (вижте фигура 4.2), че той се предвижда да бъде проектиран като синхронен по предния фронт на тактовите импулси. При това решение управляващите сигнали ще се появяват и изчезват по предния фронт на тактовите импулси и ще имат продължителност равна на периода на тактовата последователност. Във връзка с това положение следва специално да се разгледа процеса на четене на данни от RAM-паметите и подаването им към умножителя, т.е. тактовете в които се подават последователно управляващите сигнали УС5 и УС8 (вижте фигура 4.5). Преди това ще отбележим, че тактуването на управляващия автомат ще извърши същата външна тактова последователност, която се има предвид при зареждането на данните, както е изобразено на фигура 4.4.

След формиране на новото съдържание на адресния брояч Бр.i по задния фронт на импулса “-1” и преди появата на сигнала за запис в буферните регистри Б.Рг.X и Б.Рг.Y, трябва да се осигури достатъчно време данните от паметта да станат достъпни, т.е. стабилни и готови за запис. Това условие не може да бъде осигурено, ако съответните управляващи сигнали не бъдат подходящо формирани. Ще припомним още, че беше прието, операциите запис и четене в RAM-паметите да се считат синхронизирани и възможни в рамките на периода на тактовата последователност С.

Изложените изисквания се удовлетворяват чрез подходящо стробиране на управляващите сигнали [вижте книга [1], глава 7]. Стробирането трябва да осигури необходимото на паметта време за превключване. Процесът на разглежданите два последователни такта и избраното стробиране на управляващите сигнали е изобразен на фигура 4.14.

Фиг.4.14. Осигуряване на времето за четене от RAM-паметта

На фигурата са изобразени двете последователни състояния на автомата (а2 и а3), при изпълнение на разглежданата част от алгоритъма. Лесно може да се съобрази, че управляващите сигнали УС5 и УС8 (функции съответно на а2 и а8) са получени чрез стробиране на съответно дешифрираните състояния с тактовата последователност С и not(C), по силата на следните конюнкции:

Вижда се, че това стробиране раздалечава на цял период моментите на формиране на нов адрес (i-1) в брояча Бр.i и на запис в буферните регистри Б.Рг.X и Б.Рг.Y на неговото съдържание. Така се осигурява необходимото на RAM-паметите време да изпълнят операция четене от новия адрес.

Логическата схема на вътрешното управляващо устройство ВУУ ще получим като приложим методиката за синтез на краен автомат с апаратно закрепена логика. Поради малкото на брой условни преходи в блок-схемата на алгоритъма (виж фигура 4.5) за управляващия автомат ще предпочетем логическата структура на Мур. Това означава, че можем да маркираме вътрешните състояния на автомата на изходите на изпълнимите блокове, както е показано на фигура 4.15.

Фиг. 4.15. Кодиране на блок-схемата от фигура 4.5

След като се получи кодираната блок-схема следва да се построи графът на преходите. Видът на този граф е показан на следващата фигура 4.16. Специално са означени началното състояние (а0) и състоянията на празните тактове (а4; а6).

Фиг. 4.16. Граф на преходите

От графа на управляващия автомат се вижда, че вътрешните му състояния са 8 на брой. Минималната дължина на кодовата комбинация, с която могат да се кодират тези състояния, се определя така:

Това означава, че за реализация на паметта на автомата ще са необходими минимум 3 тригера. Кодирането на вътрешните състояния е определено чрез таблица 4.1.

Таблица 4.1 Таблица на кодовите комбинации

код	състояние
0 0 0	а0
0 1 0	а1
0 1 1	а2
1 1 1	а3
1 1 0	а4
1 0 0	а5
1 0 1	а6
0 0 1	а7

Изборът на кодовите комбинации е направен така, щото повечето от преходите в автомата да се постигат чрез изменение на минимален брой битове. За реализация на паметта на автомата ще изберем синхронни D-тригери, работещи по преден фронт, с приоритетен нулиращ вход, което ще даде възможност за лесно подключване на сигнал Reset.

След този избор се построява таблицата на преходите на автомата (Таблица 4.2).

Таблица 4.2 Таблица на преходите

Състояние в момент (t)		Изходни сигнали	Условие	Състояние в момент (t+1)		Входни сигнали на тригерите
код				код
а0	0 0 0	—	; Start	а0 а1	0 0 0 0 1 0	0 0	0 1	0 0
а1	0 1 0	УС1;УС6;УС9	—	а2	0 1 1	0	1	1
а2	0 1 1	УС5	—	а3	1 1 1	1	1	1
а3	1 1 1	УС8	—	а4	1 1 0	1	1	0
а4	1 1 0	—	—	а5	1 0 0	1	0	0
а5	1 0 0	УС2	—	а6	1 0 1	1	0	1
а6	1 0 1	УС3		а2 а7	0 1 1 0 0 1	0 0	1 0	1 1
а7	0 0 1	УС4;УС7	—	а0	0 0 0	0	0	0

От таблицата на преходите се синтезират логическите функции за възбуждане на входовете на тригерите. Получените съвършени нормални дизюнктивни форми на логическите функции за възбуждане на входовете на тригерите на паметта на автомата имат следния вид:

За изходните управляващи сигнали се получават следните логически уравнения, в които изложеното в началото на точка Д) стробиране, не е отразено:

Логическите уравнения на функциите на преходите (4.29), (4.30) и (4.31) са в съвършена нормална форма и следва да се минимизират. След необходимите преобразования, които не привеждаме тук, получените минимални форми са изразени в инверсна логика и логическите уравнения имат следния вид:

След като са получени необходимите логически уравнения за функциите на преходите и на изходните сигнали е възможно да се начертае принципната логическа схема на вътрешното управляващо устройство.

Принципната логическа схема на ВУУ е представена на фигура 4.17.

Фиг. 4.17. Принципна логическа схема на ВУУ

В схемата се съдържат логическите елементи U037, U038 и U039, които съставят паметта на автомата. Елементите U047, U048, U049, U050, U051 и U052 формират комбинационната част на автомата, изчисляваща изходните управляващи сигнали. Според логическата схема тези сигнали се появяват по предния фронт на тактовите импулси Clock и имат продължителност равна на периода им. Изключение правят управляващите сигнали УС5 и УС8, чиито логически елементи реализират необходимото, според фигура 4.14, стробиране:

Логическите елементи U040, U041 и U046 изчисляват стойностите на функциите за възбуждане на входовете на тригерите на паметта на автомата.

Последното, което можем да кажем е, че според уравнение (4.39), към логическата схема на управляващото устройство (фигура 4.17) е необходимо да се подава в качеството на оповестяващ, сигналът not(EQ), който се формира от логическия елемент U014 от принципната логическа схема, представена на фигура 4.7. Тъй като правата стойност (EQ) на този сигнал не се използува никъде на друго място то излиза, че логическият елемент U015, който го формира, става ненужен. След този извод принципната логическа схема от фигура 4.7 следва да бъде коригирана с отстраняването на този логически елемент. Това ние, по разбираеми причини, тук не сме направили.

Следващият раздел е:

4.1 Асинхронно управление (втори вариант)