Последната актуализация на този раздел е от 2019 година.

 

 

7.   УСКОРЯВАНЕ  НА  УСЛОВНИТЕ  ПРЕХОДИ  В  МИКРОПРОГРАМНИ  УПРАВЛЯВАЩИ  АВТОМАТИ  С  ПРОГРАМНО  ЗАКРЕПЕНА  ЛОГИКА

 

 

 

7.1.   Въведение  в  проблема

 

 

Предварително трябва да заявим, че изложеното в този пункт е естествено развитие на темата за микропрограмните управляващи устройства с програмно закрепена логика, развита в 7-ма глава на книга [1].

В съвременни условия средствата за построяване на управляващи автомати с програмно закрепена логика (УАПЗЛ) са твърде разнообразни. Благодарение на технологичното си изпълнение те представляват достъпно и универсално средство за решаване на задачите при синтез на различни управляващи автомати в цифровите изчислителни устройства. Въпреки това, че имат фиксирана логическа структура, тези средства позволяват реализация на допълнителни подходи, с помощта на които може да се оптимизира програмната реализация на някои алгоритмични преходи така, че изпълнението на микропрограмата да е еквивалентно на това във варианта на автомат с апаратно закрепена логика.

Управлението на логическите структури на ниво микрооперации се постига чрез управляващи сигнали, чиято логическа последователност се съдържа в алгоритъма на управление. Следването на управляващите сигнали, според този алгоритъм при всеки алгоритмичен преход, е желателно да става без загуба на тактове. За съжаление в микропрограмните УАПЗЛ това не винаги може да се постигне, тъй като изчислението на стойността на логическото условие при условни алгоритмични преходи, е програмно. Това е проблем както за структурите с принудителна адресация, така и за структурите с естествена адресация. Проблемът на снижения темп на управляващата последователност се изяснява по-долу.

Ако условието на алгоритмичния преход се формира в управляваната част, неговата стойност (лъжа “0” или истина “1”) е известна и възможностите за преход към следващ изпълним блок се изразяват в блок-схемите както е показано на фигура 7.1.1.

 

Фиг. 7.1.1.  Блок-схема на разклонена алгоритмична структура

 

      Процесът на преход и следване на управляващите сигнали във времето, в зависимост от стойността на условието, може да се изрази както е показано на фигура 7.1.2.

 

Фиг. 7.1.2.   Следване на управляващите сигнали във времето

 

Както може да се види от времедиаграмата, след управляващия сигнал  УСi, независимо от стойността на логическото условие (0 или 1), издаването на следващия управляващ сигнал ( УСj или УСk) се осъществява без загуба на такт. Това е така, защото в структурата на микрокомандата на УАПЗЛ с принудителна адресация се съдържат и двата адреса за преход (b и g).

В структурата на микрокомандата на УАПЗЛ с естествена адресация може да бъде посочен само един адрес, обикновено онзи, който реализира прехода "истина" (за случая от фигура 7.1.1 това е адресът b), а адресът в прехода "лъжа" се реализира чрез микропрограмния брояч, по закона  (g=a+1).

В случаи, когато условието за преход е комплексно, както е показано на фигура 7.1.3, алгоритмичните преходи се забавят, в следствие на последователната програмна проверка на условията за преход.

 

Фиг. 7.1.3.  Алгоритмичен участък с многоалтернативни преходи

 

Без да разглеждаме всички възможни преходи се вижда, че преходът от адрес a (микрокоманда k, която издава управляващ сигнал УСi ) към адрес g или b, не може да се осъществи в следващия такт, тъй като той зависи от още три непроверени условия (2, 3 и 4). Тези условия изискват проверка чрез три последователни микрокоманди в резултат на което, издаването на управляващия сигнал УСj (или УСk) се забавя на три такта, както е показано на времедиаграмата от фигура 7.1.4.

 

Фиг. 7.1.4.  Времедиаграма за изпълнение на конкретен програмен клон

 

От показаното на фигура 7.1.4 може да се направи следния извод: ако логическите стойности на условия 2, 3 и 4 се формират още в предидущия (k-1)-ви такт, то те ще трябва да се съхраняват във времето достатъчно дълго, за което ще трябва да се вземат подходящи схемни решения. Закъсненията при стартиране на другите клонове (към адреси b, t, s, r) ще бъдат по-малки.

Проблемът на закъснелия управляващ сигнал съществува както за структурите на микропрограмните управляващи устройства с принудителна адресация, така и за структурите на микропрограмните управляващи устройства с естествена адресация. Теоретично проблемът има решение и то е изложено в книга [1]. Решението се състои от една страна в усложняване на адресната част на микрокомандата, а от друга страна в подходящо сегментиране на микропрограмата и адресното пространство.

За съжаление в съвременни условия не съществува възможност да се изменя логическата структура на схемата за формиране на адреса на следващата команда, тъй като тя най-често се предлага във вид на конструктивно завършена интегрална схема в съответната фамилия на елементната база. По аналогичен начин стои въпросът за всяко друго микропрограмно управляващо устройство, дори и за тези, които са вградени в интегралните схеми, където тази логическа схема не подлежи на преструктуриране или изменение. Този й завършен вид предопределя и структурата на микрокомандата. Повечето от известните и масово прилагани логически структури на схемата за формиране на адреса за преход не съдържат възможности за решаване на проблема. Разбира се има и изключения, които предлагат възможности за реализация на много алтернативните преходи и които читателят може да намери при едно добро и упорито проучване.

 

 

 

Следващият раздел е:

7.2  Решение на проблема